08年5月改修しました
回路図の細部が見えにくい時はブラウザの表示倍率を大きくしてご覧下さい
基板写真へ
実用化の感想
VFO回路図へ
DDS制御へ
トップページ系統図へ
H.Pトップへ
当初はプレミックス方式でスタートしました。スプリアスを出さないように、ＶＦＯとヘテロダイン水晶発振器の周波数の適切な組み合わせをさがしましたが、これでよしとする周波数は遂に見つけることが出来ず、ＶＦＯ 12.57MHzから13.57MHz ヘテロダイン水晶発振器の周波数28.43MHzとして５０ＭＨｚから５１ＭＨｚをカバーしましたが、ＶＦＯの発振周波数が高くて周波数変動が大きい、温度補正がクリチカルで難しい、予期しなかった多くのスプリアスの出現、などに悩まされ、安定に４１ＭＨｚを直接発振させるしか解決の方法はないと思い至りました。
４年後 当時普及し始めたモトローラ社の ＩＣ ＭＣ−４０４４ 位相検出器を使って４１ＭＨｚ電圧制御発振器の周波数を制御することに可能性を見出し。自励発振の４１ＭＨｚ局発を３３ＭＨｚ台水晶発振器でダウンコンバートして７ＭＨｚ台に落とし、７ＭＨｚ台の安定なＶＦＯをリファレンスにして位相比較し、ＰＬＬ制御しようと考えつきました。
当時メーカーのMC-4044の使い方はシンセサイザー方式で、ＪＡＲＬ 制定ののＦＭチャンネルプランに合わせて 1 ステップ 20KHz 、従って位相比較周波数も20KHzでしたから、私が考えていた7MHz台で位相検出器が動作するかどうか疑問でしたが、TTL IC がこの辺りの周波数で動作しているのだから出来るのではないかと考え、やって見たいなと思うようになりました。
フエーズデテクターを使いこなすなど初めてのことで、このうえもなく頭の痛いことでしたが、幸運にも勤務先に、ＣＱ誌上にＭＣ−４０４４を使用した５ＭＨｚシンセサイザーを発表したばかりの先達のＪＡ３ＮＥＪ松尾氏がいましたので、早速教えを請いましたら 懇切丁寧に伝授されモトローラ社の英文のマニュアルのコピーまでもらい、やめる訳にはいかないところへ追い込まれてしまいました。
実用化の感想 回路図 基板写真 トップページ系統図へ VFO回路図へ DDS制御へ
08年3月 突如 PLLユニットで41MHzの局部発振が停止し 送受不能になりました。
故障が発生すると真っ先に疑われるのがトランジスタで、私も ご多分に漏れず真っ先に取り外しドジをしてFET 2SK125を破損させてしまいました。代品として2SK192を入れたのですが、壊れてもいないものを交換しても復旧するはずはありません。
故障箇所はクラップ型発振器のフイードバックを掌っているポリスチロールコンデンサー(通称スチコン)の容量抜けでした。
このリグでスチコンの容量抜け故障は2度目で、それ以外目立った故障は起きていないのでスチコンは追放する事にし、同じところに使っていたもう一つのスチコンも一緒にディップマイカコンデンサーに交換しました。
復旧動作確認のため 簡易スペクトルアナライザーで観測したところ L.Oのサイドバンドの裾野がずいぶん広がっていたり、C/N比が35db(P-P/P-P)程度しかありません。
パーツを交換したら動作条件も変わった様で、納得の出来る動作をする様になるまで ずいぶんの試行錯誤をする羽目になりました。
変更の内容は以下の記事の中へ追記することにします。
ＰＬＬは系がループになっていますから、安定に動作させるには、理論にそった過渡応答動作をさせるようにループフィルターの回路定数を決定しなければなりません。
モトローラのマニュアルは私の頭ではどうにもならない理論式を解説して、諸定数を決定する計算式を明示してありましたのでたいへんに助かりました。
詳細を省略して最終の計算式だけをここに並べておきます。
R1=ＫφＫｖ／Nωn2C R2=2ζ／ωnC(マニュアルのミスでζが抜けていました) C=ＫφＫｖ／Nωn2R1
08年5月 追記
NはVCOの周波数をレファレンス周波数まで分周して下げる時の分周比です。当初 本機ではヘテロダイン方式で周波数変換しているから N の数値は必要ないと考え入れていませんでしたが、今回考え直し N=41MHz/7.15MHz=5.7と云うことにして時定数の計算の中に入れました。
以下 マニュアルに従ってＰＬＬループの諸定数を次の様に決めました。
→ 記号のうしろは変更したところです。
１次ラグリード型ＬＰＦの過渡応答曲線から
ζ（ダンピングファクター）を 0.8に選ぶとωntは 4.5 → 0.5に選ぶとωntは 4.2
t（ロックインタイム）を 0.001secに決めると → 0.02secに決めると
ωn（ループの自然周波数）は 4.5x103rad/sec → 2.15x102rad/sec
Ｋφ（位相比較器の感度）モトローラのデーターから 0.12volt/rad
４１ＭＨｚＶＣＯの変調感度（Ｋｖ）はＰＬＬループの特性を決める重要な条件になるので、蛇の目基板上にバラック結線して、バリキャップの印加電圧を２Ｖ変化させたとき４１ＭＨｚから４２ＭＨｚを発振するように発振器の諸定数を決めました。４２ＭＨｚ発振時キャプチャーレンジが狭くならないように印加電圧を高めにしました。
Ｋv=2πx周波数変化(42-41MHz=1MHz)／電圧変化(2V)
=3.14ｘ106 rad/sec/volt
上記の設定からループフィルターの諸定数をマニュアルの計算式どおり決定しました。
Ｃを仮定して 1μF → 6.8μF
Ｒ２ 350ohm → 680ohm
Ｒ１ 18.6K → 220K
Ｒ１を5Kohm以上の値で使うとき、モトローラ社はＩＣの動作を条件つきでしか保証していません。
理由はＩＣに組み込まれているアクティブフィルタ用アンプの入力抵抗が低いので、Ｒ１の抵抗値が高くなると、アンプのバイアス電流が不適当になる，ゲインが低下してループフイルタが設計通りにならない，ループゲインも下がってしまってサイドバンドノイズの増加や位相検出誤差が増加する，等々になるのだそうです。
対策には前段にエミッタフォロワかソースフォロワを追加することを推奨しています。
私はＩＣ内臓のアンプを使わず、別のＴＲを外付けにしました。 → 今回の改修で更にMOS FET 2SK241のソースフォロワに変更しました。
またキャプチャーレンジが狭くならない様にアクティブフィルターの電源を12Vにしています。
回路図へ 基板写真へ トップページ系統図へ VFO回路図へ DDS制御へ
08年8月追記
修理を終えて最終確認をすべく、Mixerユニット出力を簡易スペクトルアナライザーで観測したところ、期待していた波形とは程遠く裾野の広がった波形を目にしてビックリしました。
原因として最初に思い浮かんだ事は、PLLが不適切な動作をしているのではないかと云うことでした。
実は私 このリグを長期間実用している間に、PLLに関する文献を読んでロックインタイムが本機は当初1msとしていましたが、世間の通信機は10msになっているものが多いことが気になっていました。
動作不調になるとやはり真っ先にこのことに引っ掛かり、一度やり直してみようと思い立ちました。
モトローラ社のMC4044のマニュアルを読み直し、ロックインタイム10msにして、Cを6.8μFと仮定し、R1,R2を計算し直し、期待して動作させて見ましたが、少し良くなった程度でNGでした。
さらに20msでは如何とやって見ましたが、また少し良くなったかなと思う程度でNGでした。
それでもロックインタイムは長くしても悪くはならない様子ですし、元に戻すのは面倒なので20msのままにしました。
ロックインタイムが長いとパワーオンした時などは、ロックインするまで10秒位掛かり気持ち好くありません。
速くダイヤルを廻したぐらいでは分らないのでそのまま使っていますが、キャプチャーレンジが狭くなってしまいました。
それでは何がいけないのだろう？と考え、VCOの発振波形が悪いのでは？と思い至りました。
DC的な動作を調べると、Idが多い目に流れFETのドレン,ソース間に掛かるDC電圧が低くなっているのに気付きソース抵抗を低くしましたが関係なしでした。
バリキャップに掛かるRF電圧がバイアス電圧を越えると発振波形が悪くなるのか？と考え、バイアス電圧を高くしてやって見ましたが顕著に影響しませんでした。
フィードバックが強く掛かり過ぎて過発振しているのでは？と考えつき、ゲート,ソース,グランド間に入ってフィードバック量を決めている、故障原因にもなったコンデンサーの容量比を種々変えて見ました。(以前は47PFでした。)
微妙でクリチカルに色々カットアンドトライして良くなる所を見つけることが出来ました。
この調整は L の微調整も必要になりますから大変苦しい作業です。
最後まで手をつけなかった理由でもあります。
良くなった とは言えカンペキとまでは云えないものでしたが、クリアーなレベルは50db以上確保出来て今迄より20dbは改善しているので「まあよいか」と妥協した思いでした。
ここまでは ユニットをケースの外に出して本体から配線を延長してつなぎ、いわゆるバラックで動作させていました。
ケースに戻して一週間が経過し、再び簡易スペクトルアナライザーで動作を確認しましたら、なんときれいなスペクトルになっているではありませんか！！
考えてみるとバラックで動作させている間は、半田付けで部品の取り付け取り外しを頻繁にやったことで、VCOには非常な機械的ストレスが掛かって落着けず、ノイズが発生してスペクトルを悪くしていたと推定できます。
もう一つ考えついたことがあります。よく言われることですが「PLL制御発振器はノイズの発生が多くスペクトルの裾野が広がってきれいでない」と言うことです。
けれども VCO が周波数が安定かつきれいな波形で発振するなら、PLLが関与するところが少なく、ロックインタイムが1msであろうと20msであろうとそれは外部から制御する際のステップ応答に違いが出るだけで、無線通信にはたいして関係ないことです。
6mバンドやHFバンドでは高性能なVCOが比較的容易に製作可能ですから、PLLの使用に関して心配は無用と考えます。
Local OSC がきれいな波形でない場合のミクサーユニットの2信号出力スペクトル
C/N比が充分とれない場合 C/N比が非常に悪い場合
何と言ってもスプリアスがないのは気持のよいものです。
皆無ではありませんが アンテナを接ぐと外来ノイズにマスクされてしまうので、５０から５１ＭＨｚまでの間でそれとわかるものは50.2195MHzと50.5194MHzの２つだけです。注意して探ってやっと判る程度です。
アンテナをダミー抵抗に替えた時に見つけられる 50から51MHz受信時のスプリアスは次の通りです。
非常に弱くSメーターの振らないもの
50.0695MHz,50.1871MHz,50.7459MHz,50.8717MHz,50.9516MHz
Ｓメーターが 0.5振るもの 50.2195MHz
Ｓメーターが 1 振るもの 50.5194MHz
私の受信機はＳ１で−10DBμV,Ｓ９で＋10DBμVになっています。
スプリアスは何倍かの高調波同士がビートになってバンド内に落ち込んでくるので、
低レベルで、しかも高調波ですから少し周波数をずらすと急に目的信号から離れていきますから、
それほど支障にはなりません。
受信機に飛び込む場所はアンテナ配線からです。
４１ＭＨｚ局発には高調波以外の不純な成分は入っていない様子です。